针对低剂量计算机断层扫描（LDCT）重建图像中存在大量噪声的问题，提出了一种平稳小波的深度残差卷积神经网络（SWT-CNN）模型，可以从LDCT图像估计标准剂量计算机断层扫描（NDCT）图像。该模型在训练阶段，将LDCT图像经平稳小波（SWT）三级分解后的高频系数作为输入，将LDCT图像高频系数与NDCT图像高频系数相减得到残差系数作为标签，通过深度卷积神经网络（CNN）学习输入和标签之间的映射关系；在测试阶段，利用此映射关系即可从LDCT图像的高频系数中预测NDCT高频系数，最后通过平稳小波反变换（ISWT）重构预测的NDCT图像。实验采用50对大小为512×512的同一体模的常规剂量胸腔及腹腔扫描切片和投影域添加噪声后的重建图像作为数据集，其中45对作为训练集，其余5对作为测试集。将所提模型与效果较好的非局部降噪算法、K-奇异值分解（K-SVD）算法、匹配三维滤波（BM3D）算法及图像域CNN（Image-CNN）模型对比，实验结果表明，SWT-CNN模型预测的NDCT图像信噪比（PSNR）和结构相似性（SSIM）高，且均方根误差（RMSE）小于其他算法处理结果。该模型对于提高低剂量CT图像质量是可行且有效的。

由于对广泛使用的AES算法的性能要求越来越高，基于软件的密码算法已经越来越难以满足高吞吐量密码破解的需求，因此越来越多的算法利用现场可编程逻辑门阵列（FPGA）平台进行加速。针对AES算法在FPGA硬件上存在的开发复杂度高且开发周期长等问题，采用高层次综合（HLS）设计方法，使用高级程序语言描述并设计AES硬件加速算法。首先利用循环展开等提高运算并行度；其次使用资源平衡技术进行优化，充分利用片上存储和电路资源；最后添加全流水结构，提高整体设计的时钟频率和吞吐量，同时也详细对比分析基准设计、利用结构展开、资源均衡以及流水线优化方法的设计。经过实验表明，在Xilinx xc7z020clg484 FPGA芯片上，最终AES算法的时钟频率最高达到127.06 MHz，而吞吐量达到了16.26 Gb/s，较之基准的AES设计，性能提升了三个数量级。